什么是电容耦合测试？有什么优点

大发快盈500 电容耦合测试作为中经常用到的测试之一，不仅能查多种IC封装器件的开路、桥连缺陷，如PLCC、QFP、DIP，还可以发现组件中非硅元器件中的连接开路。它的原理是：在被测器件上放置一块金属片感应器，器件引脚架、金属片感应器及封装材料三者就形成一个电容，然后每一个引脚依次加入AC激励，同时接收耦合到该IC顶部金属片感应器的感应信号（典型值为8~50mV）。

大发快盈500 从IC封装引线框耦合到检测板的信号，其大小对连通引脚比开路引脚要大，因此测量到的差值就能判断是否开路。但为了确定每个器件引脚是否正常连接，必须设定相对应的信号值（也称阈值），低于阈值就被认为是开路，高于阈值则是正常连接。通常采用一块已经认定的组件板来获取实际测试值作为阈值。

电容耦合测试的优点

大发快盈500 1. 能测试常见IC，如QPC、PLCC、SOIC引脚的开路故障；

大发快盈500 2. 编程方便，任何IC不论其大小，复杂程度，编程只需要几分钟；

大发快盈500 3. 测试编程无需器件信息；

4. 诊断精度到器件的引脚；

大发快盈500 5. 不论数字器件还是模拟器件，只要有内部引脚支架即可；

大发快盈500 6. 只需要很小的硬件及软件就能在ICT上应用；

7. 能测链接器的开路故障，受PCB布局影响小。

由于这种测试方法是以电容性控头或传感器与器件引线框架之间的电容耦合为前提条件的，所以有静电屏蔽，如金属盖以及对于软包装板芯片，对倒装芯片此方法不适用。